Memec Design: DDR-SDRAM Lösung auf Xilinx

In dem Projekt werden Virtex2 Bausteine von Xilinx verwendet. Die Bausteine sind gut für diese Aufgabe geeignet. Das Besondere in der Herstellung liegt darin, dass Datenströme von 20 GBit zu verarbeiten sind und diese im DDR-SDRAM zu speichern und zu lesen.

Dazu wurde ein 80 Bit breites DDR-SDRAM Interface mit 133 MHz eingesetzt. Die Schaltung wurde in einem Virtex2-1000-5 Baustein integriert und erfolgreich getestet.

Aufgrund der zunehmenden Performance-Anforderungen der Produkte, kombiniert mit einer Verkleinerung der Abmessungen des Endproduktes, wurde die Möglichkeit untersucht, gleich zwei dieser Controller in einem FPGA unterzubringen. (hw)