Intel: TLB-Bug auch im Core i7 (Update)

Die Gerüchte-Webseite Fudzilla merkte vor wenigen Tagen an, dass auch Intels neue Micro-Architektur »Nehalem« von einem »TLB-Bug« geplagt ist (Translation Lookaside (Table) Buffer). Einige PC-Nutzer fürchten nun eine Katastrophe wie bei AMD im vergangenen Jahr. Damals kostete AMD das fehlerhafte K10-B2-Stepping der »Barcelona«-Prozessoren Umsatz, Marge und wichtige Kunden.

PC-Professionell erklärt, warum die beiden Fälle vergleichbar und doch so unterschiedlich sind. Denn in wesentlichen Punkten unterscheidet sich die Öffentlichkeitsarbeit von AMD und Intel im Umgang mit Fehlern und Marktsegmenten.

 Was ist ein TLB?

Dieser spezielle Tabellen-Speicher ist ein Prozessor-Teil der Speicheradressierung. Eine sogenannte »Memory Management Unit« (MMU) rechnet virtuelle Speicheradressen einer CPU in logische Speicheradressen eines Betriebssystems um. Der TLB ist ein spezieller Zwischenspeicher, der die Adressübersetzungen des Betriebssystems puffert und so den Prozessor entlastet und die Leistung erhöht. Zwischengespeicherte physische Adressen müssen nicht zeitraubend neu berechnet, sondern können einfach nachgeschlagen werden.

Wie beschreibt Intel TLB-Fehler im Core i7 (PDF)?

1. Bug AAJ1: »MCi_Status Overflow Bit May Be Incorrectly Set on a Single Instance of a DTLB Error« (Kein Fix geplant).

Hier geht es um einen Fehler, der schon seit der P6-Architektur, ab dem PentiumPro, bekannt ist. Er tritt auf, wenn Anwendungen versuchen, die TLB-Tabellen zu löschen oder zu ändern – das ist aber ohnehin Aufgabe des Betriebssystems. Der Bug verursacht keine Leistungsverluste, allerdings müssen Programmierer auf ihn achten. Er tritt seit dem ersten PentiumPro auf, also auch beim Core 2 (PDF). PCpro-Bewertung: Ohne praktische Bedeutung.

2. Bug AAJ42: »Incorrect TLB Translation May Occur After Exit From C6« (Fix geplant).

3. Bug AAJ54:  »Core C6 May Clear Previously Logged TLB Errors« (Kein Fix geplant).

Diese beiden Bugs sind neueren Datums. Sie betreffen einen fehlerhaften Ruhezustand im C6-Status. Die einfachste Lösung ist es, den Core i7 gar nicht in den Tiefstschlaf zu versetzen. Das ist zwar schade, aber andererseits, gibt es den C6-Status auch nur in den neueren Prozessoren Atom und Core i7. PCpro-Bewertung: Harmlos.

4. Bug AAJ59: »Writes to IA32_CR_PAT or IA32_EFER MSR May Cause an Incorrect ITLB Translation« (Fix geplant).

Der letzte Fehler erinnert an die Beschreibung von AMDs »TLB-Bug 298«. Hier herrscht in der Tat noch Erklärungsbedarf. Unvorhersehbare Systemfehler sind möglich, aber ein BIOS-Fix ist laut Intel in Arbeit. PCpro-Bewertung: Bedenklich.

Offene Kommunikation bei Intel

Was den Umgang mit Fehlern angeht, verhalten sich AMD und Intel grundverschieden. Intel hatte schon vor dem Start des Core i7 Fehler-Dokumentationen frei zugänglich gemacht. AMD dagegen sprach vor einem Jahr beim Phenom-Start nur hinter vorgehaltener Hand über einen »Errata 298«. Kein Außenstehender konnte damals etwas damit anfangen, bis einige Nutzer den TLB-Bug von AMD mühsam ergründeten. Eine unvollständige Bug-Liste in AMDs Revision Guides nutzt Niemandem (PDF).

Auch die Marktsegmente zum Start ihrer neuen Micro-Architekturen hatten AMD und Intel völlig anders gewählt. AMD lieferte schon vor dem Barcelona-Start an speziellen Großkunden aus. Diese ersten Kundenerfahrungen sollten den Opteron-Start im Business-Segment begleiten. AMD versprach sich davon eine hohe Marge beim Verkauf der ersten K10-Opterons. Allerdings verlangen solche Server- und Workstation-Kunden fehlerfreie Ware – was der Barcelona-Opteron im B2-Stepping nicht war.

Intel setzte bei Start der Nehalem-Microarchitektur hingegen nicht auf Business-Kunden. Erste Zielgruppe waren und sind Enthusiasten, die hohe Spiele-Leistung erwarten. Die entsprechenden OEMs wie Dell, Alienware und andere verkaufen ab Dezember erste Hochleistungs-PCs für heimische Power-User. Diese reagieren etwas toleranter – vorausgesetzt es wird hohe Rechenleistung geboten und Patches sind in Aussicht.

Anders gesagt: Die ersten Core i7-Nutzer im Heimbereich tragen dazu bei, dass beim späteren Business-Marktsstart der Nehalem-Familie die wichtigsten Bugs schon erkannt und behoben sind. Intel ist durch die jüngsten Meldungen nicht wesentlich im Bereich der Server- und Workstation-Prozessoren betroffen.

Der »Nehalem-EX« mit acht Kernen, integriertem Speicherkontroller und dem sehr schnellem Interconnect »Quick-Path« sollte sowieso erst im zweiten Halbjahr 2009 seine Premiere im Sockel LGA 1567 (Beckton) feiern. Eine ungewisse Verzögerung der »Nehalem-EP« (Gainestown) mit zwei Xeon-Sockeln im Sockel 1366 scheint aber möglich. Da muss man die Erklärungen des Branchen-Primus noch abwarten.

AMD hat seit dem Start der neuen K10-Prozessoren vor einem Jahr ein fehlerbereinigtes B3-Stepping aufgelegt. Seit wenigen Tagen verkauft AMD den Barcelona-Nachfolger »Shanghai« in 45nm-Technik. Der Intel-Konkurrent betont ausdrücklich, dass im Shanghai der TLB-Bug behoben und auch andere Fehler beseitigt wurden.

((Update))

Intel Deutschland teilte PC Professionell mit, dass die beschriebenen TLB-Bugs in der Praxis keine Bedeutung haben. Alle Systeme kommen mit fehlerbereinigten BIOS-Anpassungen in den Verkauf. Insofern sind einige Fehler beim Intel Core i7 mit Nehalem-Kern zwar spät, aber rechtzeitig beseitigt worden. (Martin Bobowsky)