Speichertimings im Detail
CAS-Latency, RAS-to-CAS-Delay, RAS

Data & StorageKomponentenOffice-AnwendungenSoftwareStorageWorkspace

Für die Speicherperformance sind auch Speichertimings wie CAS-Latency, RAS-to-CAS-Delay, RASPrecharge und die Active-to-Precharge-Zeit wichtig. Doch was steckt hinter diesen Begriffen?

Ein Speicherbaustein ist logisch wie ein Gitter aufgebaut. Es besteht aus eindeutigen Zeilen- und Spaltenadressen, ähnlich den Feldern auf einem Schachbrett. Wenn der Prozessor über den Speichercontroller auf eine Speicherzelle zugreift, werden zuerst die Zeile und anschließend die Spalte bestimmt. Durch den Schnittpunkt ist die Speicherzelle eindeutig definiert. Man unterscheidet also Zeilen- (Row Adress Strobe) und Spaltensignale (Column Adress Strobe).

Immer der Reihe nach
Bei jedem Zugriff sendet der Speichercontroller zuerst die zu adressierende Zeile an die Logik des Speichers, der den Inhalt der kompletten Zeile ausliest und in einem Zwischenspeicher ablegt. Die Zeit zwischen dem Auslesen der Zeile und dem Ablegen der Einträge heißt RAS-to-CASDelay, kurz tRCD. Das bedeutet so viel wie »Verweildauer zwischen Zeilen- und Spaltenoperation «.

Steht der Wert für tRCD auf »3.0«, dauert der Vorgang drei Taktzyklen. Schnellere Speicher brauchen nur zwei Taktzyklen. Danach sendet der Controller das CAS-Signal (Column Address Strobe) an den Speicher. Der wählt das so definierte Element der Reihe aus und schreibt dessen Inhalt in das Ausgaberegister. Die Zeit zwischen diesen Vorgängen ist die »CAS-Latency (CL)«. Damit wurde das Ziel, aus einer bestimmten Speicherzelle die Daten zu lesen, erreicht.

Seitenwechsel kosten Zeit
Ist der Zugriff auf eine Zelle erledigt, dann liest der Speicher die nächste Zelle aus. Im Idealfall befindet sie sich in derselben Zeile neben der soeben ausgelesenen Zelle. Dieser »Treffer«, der so genannte »Page Hit«, bewirkt, dass die Zeile nicht neu eingelesen werden muss, sondern der Inhalt der Zelle ohne Verzögerung in das Ausgaberegister abgelegt werden kann. Nur bei kontinuierlichen Page Hits kann der Speicher den optimalen Datendurchsatz erreichen.

Klappt das nicht, dann spricht man von einem »Page Miss« , die komplette Zeilem uss neu eingelesen werden. Zuvor muss der Speicher die Zeile jedoch zurückschreiben und deaktivieren. Die Zeit hierfür nennt man »RAS Active Time (t_RAS)«. Im Anschluss folgt die »RASPrecharge- Time (t_RP)«. In diesem Schritt werden die Datenleitungen mit einer Referenzspannung aufgeladen, und der Vorgang beginnt von neuem.

Über das Bios-Setup kann man die Speichertimings beeinflussen und mit niedrigeren Einstellungen bei den meisten Speichern Leistung gewinnen.

Anklicken um die Biografie des Autors zu lesen  Anklicken um die Biografie des Autors zu verbergen