Cleverer Cache

Neue Dual-Core-Boliden von Intel

Da Intel auch bei der Core-Mikroarchitektur am bisherigen Frontside-Bus-Modell mit dem Speichercontroller in der Northbridge des Chipsatzes festhält, müssen die Zugriffe auf den Hauptspeicher möglichst minimiert werden. Daher verfügen Merom, Conroe und Woodcrest wie schon der Core Duo über einen Level-2-Cache, der gemeinsam von beiden Prozessorkernen genutzt wird. Bei Markteinführung ist der L2-Cache bei allen CPUs 4 MByte groß. Später werden Low-Cost-Modelle mit einem 2 MByte großen Cache folgen.

Der gemeinsam genutzte Cache bietet zwei Vorteile: Zum einen können beide Kerne auf dieselben Daten zugreifen. Daher müssen sie nur einmal gepeichert werden, was die Ausnutzung des Caches erhöht. Zum anderen kann der Cache dynamisch von beiden Cores genutzt werden. Wenn ein Kern gerade einen geringeren Anteil des Pufferspeichers benötigt, kann der andere mehr L2-Cache nutzen. Das verringert die Gefahr von Cache-Misses, also der Anforderung von Daten, die sich nicht im Cache befinden, sondern aus dem deutlich langsameren Hauptspeicher geladen werden müssen.

Die Level-1-Caches werden nicht gemeinsam genutzt, sondern sind als Bestandteil der beiden Prozessorkerne doppelt vorhanden. Wie beim Core Duo sind die beiden L1-Caches 64 KBytes groß, von denen jeweils 32 KBytes für Daten und Instruktionen genutzt werden. Der Instruktionscache puffert
anders als beim Pentium 4 und anderen Netburst-CPUs keine bereits decodierten Micro-Ops, sondern x86-Befehle.

In jedem der Level-1-Caches pro Prozessorkern sorgen drei Prefetcher dafür, dass Instruktionen und Daten auf Vorrat geladen werden. Die beiden Prefetcher im Level-2-Cache werden von beiden Kernen dynamisch genutzt.